

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 09080247
PUBLICATION DATE : 28-03-97

APPLICATION DATE : 19-09-95
APPLICATION NUMBER : 07240150


APPLICANT : HITACHI CABLE LTD;

INVENTOR : IMOTO KATSUYUKI;

INT.CL. : G02B 6/13

TITLE : QUARTZ-GLASS WAVEGUIDE HAVING
HIGH SPECIFIC REFRACTIVE INDEX
DIFFERENCE AND ITS PRODUCTION

BEST AVAILABLE COPY



ABSTRACT : PROBLEM TO BE SOLVED: To provide a quartz-glass waveguide by which low loss, miniaturization and low cost are realized to widen the range of application of the waveguide.

SOLUTION: A waveguide is formed on a substrate 12 to constitute a quartz-glass waveguide. SiO₂ NYHZ by which a high refractive index is relatively easily obtained is used for a core 15, and the core is covered with the clad layers 14 and 16 with the refractive index lowered by adding fluorine to SiO₂ and having a desired thickness and further covered with a clad layer 17 of SiO₂.

COPYRIGHT: (C)1997,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-80247

(43)公開日 平成9年(1997)3月28日

(51)Int.Cl.⁸
G 0 2 B 6/13

識別記号 庁内整理番号

F I
G 0 2 B 6/12

技術表示箇所
M

審査請求 未請求 請求項の数3 OL (全11頁)

(21)出願番号 特願平7-240150

(22)出願日 平成7年(1995)9月19日

(71)出願人 000005120

日立電線株式会社

東京都千代田区丸の内二丁目1番2号

(72)発明者 堀 彰弘

茨城県土浦市木田余町3550番地 日立電線
株式会社アドバンスリサーチセンタ内

(72)発明者 池ヶ谷 守彦

茨城県土浦市木田余町3550番地 日立電線
株式会社アドバンスリサーチセンタ内

(72)発明者 大久保 博行

茨城県土浦市木田余町3550番地 日立電線
株式会社アドバンスリサーチセンタ内

(74)代理人 弁理士 絹谷 信雄


最終頁に続く

(54)【発明の名称】 高比屈折率差を有した石英系ガラス導波路およびその製造方法

(57)【要約】

【課題】 石英系ガラス導波路の応用範囲を広めて行くため、低損失化、小形化、低コスト化を実現する石英系ガラス導波路およびその製造方法を提供する。

【解決手段】 基板12, 18上に導波路が形成される石英系ガラス導波路において、コア15, 24に比較的容易に高屈折率が得られる SiO_xNyHz を用い、その周囲を SiO_2 にフッ素を添加することで低屈折率とした所望の厚さのクラッド層14, 16, 20, 25で覆い、さらにその周囲を SiO_2 のクラッド層17, 30で覆うことを特徴としている。



【特許請求の範囲】

【請求項1】 基板上に導波路が形成されてなる石英系ガラス導波路において、コアに比較的容易に高屈折率が得られる $\text{SiO}_x \text{Ny Hz}$ を用い、その周囲を SiO_2 にフッ素を添加することで低屈折率とした所望の厚さのクラッド層で覆い、さらにその周囲を SiO_2 のクラッド層で覆うことを特徴とした、高比屈折率差を有した石英系ガラス導波路。

【請求項2】 請求項1の高比屈折率差を有した石英系ガラス導波路を作成する製造方法において、 SiO_2 あるいは Si 基板表面に形成された SiO_2 の外部クラッド層の上に、 SiO_2 にフッ素を添加した低屈折率の内部クラッド層を形成し、その内部クラッド層上に、高屈折率を有した $SiOxNyHz$ のコアを形成し、そのコアの周囲を、 SiO_2 にフッ素を添加した低屈折率の内部クラッド層で覆い、その内部クラッド層の周囲を SiO_2 の外部クラッド層で覆うことを特徴とする高比屈折率差を有した石英系ガラス導波路の製造方法。

【請求項3】 請求項2の高比屈折率差を有した石英系ガラス導波路を作成する製造方法において、

(a) SiO_2 あるいは Si 基板表面に形成された SiO_2 の外部クラッド層の上にさらに、 SiO_2 にフッ素を添加した低屈折率の内部クラッド層を形成する工程、

(b) 高屈折率を有した $\text{SiO}_x \text{NyHz}$ のコア膜を形成し、その上に WSi 膜を形成後、フォトリソグラフィ工程およびドライエッチング工程を経てコアを形成するための WSi マスクパターンを形成する工程、

(c) ついでこの WSi マスクパターンを用いて、ドライエッチング工程によりコアを形成し、その上に、プラスマCVD法により、 SiO_2 にフッ素を添加した低屈折率の内部クラッド層を成膜する工程、

(d) その上に WSi 膜を成膜し、フォトリソグラフィ工程およびドライエッチング工程により、内部クラッド層を矩形にドライエッチングするための WSi マスクパターンを作成する工程、

(e) ついでドライエッチング工程により余分な内部クラッド層をエッチングし、取り除くことでコアの周囲を覆う矩形の内部クラッドを形成する工程、

(f) そしてこの WSi マスクをドライエッチング工程により取り除き、最後に上記のエッチングした表面全体に SiO_2 の外部クラッド層を形成する工程を備えたことを特徴とする高比屈折率差を有した石英系ガラス導波路の製造方法、

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光フィルタ、光スイッチ、分散補償回路などに利用できる、高比屈折率差を有した石英系ガラス導波路およびその製造方法に関するものである。

[0002]

【従来の技術】従来の石英系ガラス導波路の断面図を図10に示す。

【0003】コア3には SiO_2 に GeO_2 , TiO_2 等の屈折率制御用ドーパントを加えたものを用い、クラッド層2, 4は SiO_2 を用いる。コアとクラッドとの比屈折率差は、コアに添加する屈折率制御用ドーパントの量で調整している。

【0004】次に従来の石英系ガラス導波路の製造方法として例を図11, 図12に示す。

【0005】最初に SiO_2 あるいは Si の基板5上に、 SiO_2 のクラッド層6を、プラズマCVD法、スペッタ法、イオンビーム法等により成膜する(図11(a))。ついで SiO_2 に GeO_2 、 TiO_2 などの屈折率制御用ドーパントを添加し、高屈折率を有した石英系ガラス材料のコア膜7を、プラズマCVD法、スペッタ法、イオンビーム法等により成膜する(図11(b))。さらにこの上に WSi 膜8をスペッタ法により成膜する(図11(c))。ついでフォトリソグラフィ工程、ドライエッチング工程によりコアとなる場所を覆う WSi マスクパターン9を形成する(図11(d))。

【0006】ドライエッティング工程により石英系ガラス材料のコア10を形成する(図12(e))。ついでドライエッティングによりWSiマスクパターン9を剥離する(図12(f))。最後にSiO₂のクラッド層11で覆うことにより、石英系ガラス導波路ができる(図12(g))。

【0007】

【発明が解決しようとする課題】石英系ガラス導波路の応用範囲を広めて行くためには、低損失化、小形化、低成本化が求められている。これに対しては導波路のコアとクラッドとの比屈折率差を大きくして、コア内への光の閉じこめを強くすることで対応しようとしている。

【0008】従来の石英系ガラス導波路の構造および製造方法では、この比屈折率差を大きくする方法として、屈折率制御用ドーバントの添加量を多くすることでコアの屈折率を高くすることが一般的である。しかし、この方法では、屈折率制御用ドーバントを多量に添加する必要があり、屈折率制御用ドーバントによる吸収損失の増大と屈折率制御用ドーバントの不均一分散による散乱損失の増大によって、導波路の伝送損失の増大が生じてしまい、石英系ガラス導波路の応用範囲を広めていく上では問題となる。

【0009】本発明の目的は、上記従来技術の問題点を解決し、石英系ガラス導波路の応用範囲を広めて行くため、低損失化、小形化、低コスト化を実現する石英系ガラス導波路およびその製造方法を提供することにある。

{0010}

【課題を解決するための手段】そこで、請求項1の発明は、基板上に導波路が形成されてなる石英系ガラス導波

路において、コアに比較的容易に高屈折率が得られる $SiO_x Ny Hz$ を用い、その周囲を SiO_2 にフッ素を添加することで低屈折率とした所望の厚さのクラッド層で覆い、さらにその周囲を SiO_2 のクラッド層で覆うことを特徴とした、高比屈折率差を有した石英系ガラス導波路である。

【0011】請求項2の発明は請求項1の高比屈折率差を有した石英系ガラス導波路を作成する製造方法において、 SiO_2 あるいは Si 基板表面に形成された SiO_2 の外部クラッド層の上に、 SiO_2 にフッ素を添加した低屈折率の内部クラッド層を形成し、その内部クラッド層上に、高屈折率を有した $SiO_x Ny Hz$ のコアを形成し、そのコアの周囲を、 SiO_2 にフッ素を添加した低屈折率の内部クラッド層で覆い、その内部クラッド層の周囲を SiO_2 の外部クラッド層で覆うことをことを特徴とする高比屈折率差を有した石英系ガラス導波路の製造方法である。

【0012】また請求項3の発明は、上記の石英ガラス導波路を作成するために、 SiO_2 あるいは Si 基板表面に形成された SiO_2 の外部クラッド層の上に、 SiO_2 にフッ素を添加することで低屈折率とした、内部クラッド層を形成する。さらに高屈折率を有した $SiO_x Ny Hz$ のコア膜を形成する。その上に WSi 膜を形成後、フォトリソグラフィ工程およびドライエッチング工程を経て、コアを形成するための WSi マスクパターンを形成する。ついでこの WSi マスクパターンを用いて、ドライエッチング工程によりコアを形成し、その上に、 SiO_2 にフッ素を添加した、低屈折率の内部クラッド層を成膜する。その上に WSi 膜を成膜し、フォトリソグラフィ工程およびドライエッチング工程により、内部クラッド層を矩形にドライエッチングするための WSi マスクパターンを作成する。ついでドライエッチング工程により余分な内部クラッド層をエッチングし取り除くことで、コアの周囲を覆う矩形の内部クラッドを形成する。そしてこの WSi マスクをドライエッチング工程により取り除き、最後に上記のエッチングした表面全体に SiO_2 の外部クラッド層を形成するようにしたものである。

【0013】かかる方法によれば高屈折率のコアの周囲を低屈折率の内部クラッドで覆うことにより、屈折率制御用ドーパントによる吸収損失の増大と屈折率制御用ドーパントの不均一分散による散乱損失の増大を防ぎながら、コアの屈折率を高くでき、さらに内部クラッドの屈折率を低くすることで、比屈折率差を大きくすることができる。そして光の閉じこめを強くすることで、容易に石英系ガラス導波路の低損失化、小形化、低コスト化を実現することができる。

【0014】

【発明の実施の形態】以下、本発明の好適実施の形態を添付図面に基づいて詳述する。

【0015】図1に本発明の石英系ガラス導波路の断面図を示す。

【0016】基板12上に導波路が形成されている。導波路は高屈折率を有した $SiO_x Ny Hz$ のコア15の周囲を、 SiO_2 にフッ素を添加することで低屈折率とした、所望の厚さの内部クラッド層14、16で覆い、さらにその周囲を SiO_2 の外部クラッド層13、17で覆った構造である。

【0017】また図2～図5に本発明の石英系ガラス導波路の製造方法を示す。

【0018】図2(a)において、 SiO_2 あるいは Si の基板18上に、 SiO_2 の外部クラッド層19を、プラズマCVD法、スパッタ法、イオンビーム法等により成膜する。ついでこの上に SiO_2 にフッ素を添加することで低屈折率とした内部クラッド層20を、プラズマCVD法により、材料ガスに $SiH4$ および $SiF4$ と $N2O$ あるいは $O2$ を用いて成膜する(図2(b))。

【0019】次に $SiO_x Ny Hz$ の高屈折率を有したコア膜21を、プラズマCVD法、スパッタ法、イオンビーム法等により成膜する(図2(c))。ついでこの上に WSi 膜22をスパッタ法により成膜する(図2(d))。次にフォトリソグラフィ工程、ドライエッチング工程により、コアとなる場所を覆う WSi マスクパターン23を形成する(図3(e))。そしてドライエッチングによりコア24を形成する(図3(f))。

【0020】次にドライエッチング工程により WSi マスクパターン23を取り除く(図3(g))。ついでこの上に SiO_2 にフッ素を添加することで低屈折率とした内部クラッド層25を、プラズマCVD法により、材料ガスに SiH および $SiF4$ と $N2O$ あるいは $O2$ を用いて成膜する(図4(h))。そして、この上に WSi 膜26をスパッタ法により成膜する(図4(i))。次にフォトリソグラフィ工程、ドライエッチング工程により、内部クラッド層20、25を矩形にエッチングするための WSi マスクパターン27を形成する(図4(j))。

【0021】そしてドライエッチングにより内部クラッド層20、25を矩形に形成し内部クラッド28、29を作成する。(図5(k))。次にドライエッチング工程により WSi マスクパターン27を取り除く(図4(l))。最後に SiO_2 の外部クラッド層30で覆うことにより、高比屈折率差を有した石英系ガラス導波路ができる(図4(m))。

【0022】次に、上記方法を用い試作した直線導波路の試作結果について説明する。

【0023】本発明の方法(図1～5)で試作した石英系ガラス導波路の断面図を図6に、この石英系ガラス導波路の屈折率分布を図7に示す。

【0024】コア34の寸法は、シングルモードとなる

ように幅4μm、高さ2.5μmとした。またコアの周囲を覆う内部クラッド33、35の厚さは2μmとした。これよりも内部クラッドの厚みが薄いと内部クラッドの効果は低減してしまう。外部クラッド層32、36の厚さは8μmである。さらに導波路長は50mmである。比屈折率差は、図7に示したようにSiO_xNyH

zを使用し、コアの比屈折率差が+1.8%となるように調整した。さらにSiO₂に添加するフッ素の量を調整することで内部クラッドの比屈折率差を-0.7%となるようにし、全体で2.5%となるようにした。

【0025】

【表1】

製造方法	比屈折率差 (%)	損失特性 (dB/cm)
本発明の石英系ガラス導波路の製造方法	2.5	0.10
従来の石英系ガラス導波路の製造方法	2.5	2.30

【0026】表1に示したように本発明の方法で石英系ガラス導波路を作成すると損失は0.10dB/cmであった。比較として従来方法(図11, 12)で作成した石英系ガラス導波路の損失特性についても述べる。図11, 図12の従来方法で作成した石英系ガラス導波路の断面図を図8に、この石英系ガラス導波路の屈折率分布を図9に示す。

【0027】コア3.9の寸法はシングルモードとなるよう幅4μm、高さ2.5μmである。クラッド層38、40の厚さは10μmである。さらに導波路長は50mmである。比屈折率差が2.5%となるようコアに加えるGeO₂屈折率制御用ドーパントの量を調整した。従来方法で試作した石英系ガラス導波路の損失は、表1に示したように2.30dB/cmであった。これは比屈折率が2.5%となるようコアに、屈折率制御用ドーパントのGeO₂を、多量に加えたため、屈折率制御用ドーパントによる吸収損失の増大と、屈折率制御用ドーパントの不均一分散による散乱損失の増大が生じたためである。

【0028】以上のように、本発明の構造および製造方法によると、高比屈折率差、低損失な石英系ガラス導波路を容易に得ることが分かった。

【0029】

【発明の効果】以上要するに本発明によれば、高屈折率のコアの周囲を、低屈折率の内部クラッドで覆うことにより、屈折率制御用ドーパントによる吸収損失の増大と、屈折率制御用ドーパントの不均一分散による散乱損失の増大を防ぎながらコアの屈折率を高くでき、さらに内部クラッドの屈折率を低くすることで、比屈折率差を大きくすることができ、光の閉じこめを強くすることができる。従つて、容易に石英系ガラス導波路の低損失化、小形化、低コスト化を実現することができる。

【図面の簡単な説明】

【図1】本発明の石英系ガラス導波路の断面図を示す図である。

【図2】本発明の石英系ガラス導波路の製造方法を示す図である。

【図3】本発明の石英系ガラス導波路の製造方法を示す図である。

【図4】本発明の石英系ガラス導波路の製造方法を示す図である。

【図5】本発明の石英系ガラス導波路の製造方法を示す図である。

【図6】本発明の製造方法で作成した導波路の断面図を示す。

【図7】本発明の製造方法で作成した石英系ガラス導波路の屈折率分布を示す。

【図8】従来の製造方法で作成した石英系ガラス導波路の断面図を示す。

【図9】従来の製造方法で作成した石英系ガラス導波路の屈折率分布を示す。

【図10】従来の石英系ガラス導波路の製造方法を示す図である。

【図11】従来の石英系ガラス導波路の製造方法を示す図である。

【図12】従来の石英系ガラス導波路の断面図を示す図である。

【符号の説明】

12, 18, 31, 37 基板

13, 17, 19, 30 外部クラッド層

14, 16, 33, 35 内部クラッド

15, 34, 39 コア

32, 36 外部クラッド層

20, 25 内部クラッド層


21 コア膜

22, 26 WSi膜


23 WS iマスクパターン
 24 ドライエッティングにより形成したコア
 27 WS iマスクパターン

28、29 内部クラッド層
 38、40 クラッド層


【図1】




【図6】




【図7】




【図8】




【図2】




(a) 外部クラッド層形成



(b) 内部クラッド層形成






(c) コア膜形成






(d) WS1膜形成




【図3】




【図4】




【図5】






【図9】




【図10】




【図12】




【図11】




(a) クラッド層形成



(b) コア膜形成



(c) WSi膜形成



(d) フォトリソグラフィ、ドライエッジングによるWSiマスクパターン形成

フロントページの続き

(72)発明者 井本 克之

茨城県土浦市木田余町3550番地 日立電線
株式会社アドバンスリサーチセンタ内

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.